{"product_id":"projetos-vlsi-tolerantes-a-variacoes-de-processo-9786209978098","title":"Projetos VLSI tolerantes a variações de processo","description":"\u003cp\u003e • Author(s): Vikas Mahor\u003cbr\u003e • Publisher: Edicoes Nosso Conhecimento\u003cbr\u003e • Publisher Imprint: Edicoes Nosso Conhecimento\u003cbr\u003e • BISAC: Electronics - General\u003c\/p\u003e\u003cp\u003eAs portas din�micas t�m sido uma excelente escolha no projeto de m�dulos de alto desempenho em microprocessadores modernos. A �nica limita��o das portas din�micas � a sua margem de ru�do relativamente baixa, em compara��o com a das portas CMOS padr�o. Tradicionalmente, esta quest�o tem sido resolvida atrav�s da utiliza��o de um circuito de reten��o pMOS que compensa a corrente de fuga da rede nMOS de pull-down. Nos n�s tecnol�gicos anteriores, o circuito de reten��o conseguia melhorar a fiabilidade das portas din�micas com uma penaliza��o de desempenho m�nima. No entanto, as tend�ncias de miniaturiza��o agressivas da tecnologia CMOS, juntamente com os n�veis crescentes de varia��es de processo, reduziram a efic�cia da abordagem tradicional de reten��o. Este problema � mais grave em portas din�micas de ampla entrada devido ao grande n�mero de dispositivos nMOS com fuga ligados ao n� din�mico. Neste trabalho, � proposta uma porta OR din�mica de ampla entrada tolerante a varia��es de processo com dois novos designs de mantenedor, capazes de reduzir a conten��o entre o mantenedor e a PDN e, consequentemente, de reduzir a dissipa��o de energia e o atraso.\u003c\/p\u003e","brand":"Edicoes Nosso Conhecimento","offers":[{"title":"Paperback","offer_id":47883420500119,"sku":"9786209978098","price":5119.0,"currency_code":"INR","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0666\/3471\/1191\/files\/9786209978098.webp?v=1781101761","url":"https:\/\/atlanticbooks.com\/products\/projetos-vlsi-tolerantes-a-variacoes-de-processo-9786209978098","provider":"Atlantic Books","version":"1.0","type":"link"}