{"product_id":"prozessvariationstolerante-vlsi-entwurfe-9786209962738","title":"Prozessvariationstolerante VLSI-Entwürfe","description":"\u003cp\u003e • Author(s): Vikas Mahor\u003cbr\u003e • Publisher: Verlag Unser Wissen\u003cbr\u003e • Publisher Imprint: Verlag Unser Wissen\u003cbr\u003e • BISAC: Electronics - General\u003c\/p\u003e\u003cp\u003eDynamische Gatter haben sich beim Entwurf von Hochleistungsmodulen in modernen Mikroprozessoren als hervorragende Wahl erwiesen. Die einzige Einschr�nkung dynamischer Gatter ist ihre im Vergleich zu Standard-CMOS-Gattern relativ geringe Rauschmarge. Traditionell wurde dieses Problem durch den Einsatz einer pMOS-Keeper-Schaltung gel�st, die den Leckstrom des Pull-down-nMOS-Netzwerks kompensiert. In fr�heren Technologieknoten konnte die Keeper-Schaltung die Zuverl�ssigkeit der dynamischen Gatter mit nur geringf�gigen Leistungseinbu en verbessern. Die aggressive Skalierung der CMOS-Technologie sowie zunehmende Prozessschwankungen haben jedoch die Wirksamkeit des traditionellen Keeper-Ansatzes verringert. Dieses Problem ist bei dynamischen Gates mit breitem Fan-In aufgrund der gro en Anzahl an leckenden nMOS-Bauelementen, die mit dem dynamischen Knoten verbunden sind, noch gravierender. In dieser Arbeit wird ein prozessvariationstolerantes dynamisches OR-Gate mit breitem Fan-In und zwei neuen Keeper-Designs vorgeschlagen, die in der Lage sind, die Konkurrenz zwischen dem Keeper und dem PDN zu verringern und somit die Verlustleistung und die Verz�gerung zu reduzieren.\u003c\/p\u003e","brand":"Verlag Unser Wissen","offers":[{"title":"Paperback","offer_id":47883421057175,"sku":"9786209962738","price":5119.0,"currency_code":"INR","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0666\/3471\/1191\/files\/9786209962738.webp?v=1781101765","url":"https:\/\/atlanticbooks.com\/products\/prozessvariationstolerante-vlsi-entwurfe-9786209962738","provider":"Atlantic Books","version":"1.0","type":"link"}